<p>هدف از تدوین این استاندارد تعیین مشخصات منطقی STbus بوده که گذرگاه سیستم با کارآیی و قابلیت اطمینان بالایی می¬باشد. STbus با پالس ساعت خیلی سریع با روش انتقال همزمان تطبیق یافته و با روش انتقال تفکیکی، می¬تواند در طول یک عمل گذرگاه و استفاده مؤثر از آن، زمان نگهداری گذرگاه را به حداقل برساند. این استاندارد موارد زیر را تحت پوشش قرار می¬دهد: الف) تدارکات سیگنال واسط گذرگاه سیستم ب) عملیات گذرگاه و پروتکل انتقال برای هر عمل گذرگاه پ) کنترل وابستگی نهایی نسخه برداری برای حفظ هماهنگی بین حافظه اشتراکی و حافظه نهایی هر پردازنده در سیستم چند پردارنده¬ای ت) کارکرد آشکار سازی عیب با استفاده از بازبینی موازنه و پیکربندی دوتایی برای سیگنال¬های کنترلی این استاندارد به گذرگاه سیستم بار کارایی بالا یا گذرگاه I/Q در سیستم چند پردازنده¬ای قابل اعمال می¬باشد. کاربردهای نمونه STbus در شکل 1 نشان داده شده¬اند. الف) گذرگاه سیستم و گذرگاه I/Q در سیستم TCMP ب) گذرگاه سیستم در سیستم LCMP TCMP: سیستم چند پردازنده¬ای با تزویج تنگاتنگ ( سیستمی که شامل دو یا چند پردازنده بوده و حافظه¬ی یکسانی را به اشتراک گذاشته و کل سیستم توسط یک سیستم عامل (OS) کنترل می-شوند.) LCMP: سیستم چند پردازنده¬ای با تزویج سست ( سیستمی که در آن هر پردازنده توسط حافظه اشتراکی یا رسانه¬ی دیگر به هر پردازنده¬ای که توسط OS جداگانه¬ای کار می¬کند، متصل می¬شود.)</p>
